布局布线，可以很好地防备ESD.尽或许运用多层PCB，相关于双面PCB而言，地平面和电源平面，以及摆放严密的信号线-地线距离可以减小共模阻抗和理性耦合，使之到达双面PCB的1/10到1/100.关于顶层和底层外表都有元器材、具有很短衔接线。
来自人体、环境乃至电子设备内部的静电关于精细的半导体芯片会形成各种损害，例如穿透元器材内部薄的绝缘层;损毁MOSFET和CMOS元器材的栅极;CMOS器材中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器材内部的焊接线或铝线。为了消除静电开释(ESD)对电子设备的搅扰和损坏，需求采纳多种技能办法进行防备。
在PCB板的规划傍边，可以终究靠分层、恰当的布局布线和装置完成PCB的抗ESD规划。在规划过程中，经过猜测可以将绝大多数规划修正仅限于增减元器材。经过调整PCB布局布线，可以很好地防备ESD。以下是一些常见的防备措施。
尽或许运用多层PCB，相关于双面PCB而言，地平面和电源平面，以及摆放严密的信号线-地线距离可以减小共模阻抗和理性耦合，使之到达双面PCB的1/10到1/100.尽量地将每一个信号层都紧靠一个电源层或地线层。关于顶层和底层外表都有元器材、具有很短衔接线以及许多填充地的高密度PCB，可优先考虑运用内层线。
关于双面PCB来说，要选用严密交错的电源和地栅格。电源线紧靠地线，在笔直和水平线或填充区之间，要尽或许多地衔接。一面的栅格尺度小于等于60mm，假如或许，栅格尺度应小于13mm.保证每一个电路尽或许紧凑。
